Hvordan kontrollere Edge Valuta et signal

Digitale signaler er vanligvis oppfattet som å ha bare to stater: logikk høy og logikk lave. For de fleste formål, er denne oppfatningen tilstrekkelig. Men som digitale kretser bli raskere og mer komplekse, må designere større oppmerksomhet til overgangstilstanden, i hvilken signalet endres fra logisk høy til logisk lav (det "fallende flanke"), eller fra logisk lav til logisk høy (den " stigende kant "). Hvis kant prisene blir for langsom, kan digitale kretser oppleve en rekke problemer. Vanligvis er kanten hastigheten påvirkes av motstand og kapasitans i den logiske kretsen.

Bruksanvisning

1 Endre inngangs kapasitansen til den krets som mottar signalet. Stigningstider, for eksempel, er relatert til mengden av kapasitansen som skal belastes av utgangskretsen. Spenningen øker gradvis etter hvert som strømmen fra driveren "fyller opp" kapasitansen til inngangsenheten. Senk input kapasitans - forkorte utgang til inngang tilkobling, ansetter lav kapasitans layout teknikker eller velg en annen inngang enhet - for å tillate raskere kant priser.

2 Redusere uønsket krets motstand (eller bevisst legge motstand hvis du prøver å produsere et lavere kant). Motstand begrenser den mengde strøm som kan strømme inn i inngangsenheten, som i sin tur begrenser hastigheten ved hvilken inngangen kapasitansen kan lades. For å redusere uønsket krets motstand, bruke større ledninger eller spor for samtrafikk, bruker lav resistivitet ledere og velg en inngangsenhet med lav serie motstand.

3 Øke mulighet for å drive for utenheten. Hvis utdataenheten begrenser utgangsstrømmen, vil det trenger mer tid til å lade input kapasitans, noe som resulterer i tregere kant priser. Høy nåværende stasjonen transistorer aktivere raskere kant priser. Enkelte komponenter er utformet for å drive store mengder strøm i korte tidsperioder; disse enhetene er spesielt egnet for å redusere kant priser fordi de raskt kan lade input kapasitans.