Hvordan kode en datasti Med VHDL

VHDL står for Virtual Hardware dekryptering Language. Det er først og fremst brukes i maskinteknikk å designe elektronisk automatisering og for å skape logiske kretser. VHDL støtter synkende og stigende rekke tallet. En VHDL databane bestemmer hvordan dataene blir ført gjennom et system. Databanen faktisk ikke lage data, det bare definerer dens mulige ruter. Når du oppretter en databane i VHDL, må du bestemme data banen sammensetning og dens arkitektur.

Bruksanvisning

1 Erklærer bibliotekfunksjoner. For eksempel, hvis du ønsker å erklære en standard logikk regnefunksjon, vil koden se slik ut:
"Bibliotek IEEE;
bruke ieee.std_logic_arith.all; "

2 Definer dine data banens porter. For eksempel:

"Enhet datasti er

port (clock_dp: i std_logic;

rst_dp: in std_logic;
imm_data: in std_logic_vector(15 downto 0);”

Dine data banens porter vil bestemme hvordan og hvor dataene flyter. Du er i hovedsak å avgjøre hvor dataene skrives inn, og hvor det er utgang.

3 Lukk databane port oppføring ved hjelp av følgende kode:
");
ende datasti; "

4 Bestem den arkitektoniske strukturen i databanen. Du må vise komponentene, hva komponentene er omfattet av og hvordan data flyter til og fra hver komponent. For eksempel vil eksempelkode opprette et register fil vil se slik ut:

"Komponent <Definerer koden som en komponent> reg_file <definerer kode som et register fil> er <setter attributtene" reg_file ".>
port (klokke: i std_logic;

rst : in std_logic;”

5 Lukk den arkitektoniske utformingen ved å avslutte struktur ved hjelp av "end struct;".